

SINCRONIZADOR PARA TOMOGRAFIA DE IMPEDÂNCIA ELÉTRICA

Rafael Benetti Santos, rbenetti@usp.br¹

André C. M. Cavaleiro, andrecavaleiro001@gmail.com¹

Rogério Yugo Takimoto, takimotoyugo@gmail.com¹

Hossein Nasiri, h.nasiri.ir@gmail.com¹

Marcos de Sales Guerra Tsuzuki, mtsuzuki@usp.br¹

¹Escola Politécnica da Universidade de São Paulo, Av. Professor Mello Moraes, 2231, São Paulo, SP, 05508-030 Brasil

Resumo: Tomografia por Impedância Elétrica (TIE) é uma técnica não invasiva e não radioativa, que usa duas medidas de tensão para múltiplos injetores de corrente como parâmetros na reconstrução transversal de imagens por impedância. Tendo a arquitetura física uma série de eletrodos igualmente espaçados entre si em um domínio, todos ligados a um módulo principal. Cada eletrodo é composto por uma fonte de corrente Howland, os conversores digital-para-analógico (DA) e analógico-para-digital (AD) e o demodulador. Este artigo versa sobre um hardware para sincronizar os múltiplos eletrodos. Adicionalmente, existirá um canal de comunicação com um computador que utilizará estes dados em seu algoritmo de reconstrução para geração das imagens. O sincronizador deve garantir um sincronismo entre as injeções de corrente e as medições de tensão entre os canais tais que se possa obter no mínimo 50 imagens por segundo. Em sua arquitetura convencional de hardware é muito comum encontrar o uso de multiplexadores, com a utilização de muitos cabos entre o hardware e os eletrodos. O presente artigo visa usar a metodologia empregada no eletrodo ativo para aumentar a confiabilidade das medições obtidas na aquisição de sinais do sistema, embarcando injeção, medição, conversão AD e DA e demodulação com um pré-processamento, o mais próximo aos eletrodos do domínio e garantir um sincronismo entre os canais com uma proposta de arquitetura para o sincronizador. Os resultados das simulações foram possíveis através de montagens com eletrônica digital discreta e contadores. Utilizando o simulador NI Multisim 14.0, a proposta mostrou êxito para a geração dos sinais de disparo de injeção de corrente funcionais podendo ser configurável o passo dos canais injetores igualmente espaçados entre si para uma arquitetura de até 64 canais. Para trabalhos futuros, restam a implementação da montagem física e testes de velocidade que garantam a taxa de amostragem esperada para a reconstituição de imagens bem como a otimização do hardware.

Palavras-chave: Processamento de sinais, Tomografia por Impedância Elétrica, TIE, Sincronizador

1. INTRODUÇÃO

O diagnóstico por imagem possibilita a análise com alta precisão de órgãos internos do corpo humano e pode ser considerada uma das melhores e mais avançadas técnicas de diagnóstico devido ao fato de ser considerado um exame não invasivo e relativamente rápido. Desta forma os processos de diagnóstico por imagem são utilizados para visualizar o conteúdo interno de um corpo (Yang *et al.*, 1995). Basicamente essas técnicas consistem em utilizar vários sensores ao redor de um objeto, coletar sinais de medição dos sensores transformar isso em dados e reconstruir imagens tomográficas. Além da Tomografia por Impedância Elétrica (TIE) apresentar algumas vantagens em relação a outros métodos de imageamento não invasivos, existem também diversas arquiteturas propostas funcionais atualmente como descrito em (Santos, 2016) que cita algumas arquiteturas de hardware e software principais para obtenção de imagens a uma taxa de 50 imagens por segundo em um conjunto de 32 eletrodos, além disso é um método de baixo custo e seus equipamentos relativamente simples, tem uma resposta rápida onde permite que o diagnóstico seja realizado diretamente em um computador. Para melhor detalhar a proposta apresentada, este trabalho apresenta a seguinte estrutura. A Seção 2 apresenta os principais métodos de TIE encontrados na literatura. A Seção 3 descreve a topologia propostas e o sincronizador de sinais TIE. A Seção 4 apresenta os resultados e a Seção 5 as conclusões e trabalhos futuros.

2. REVISÃO BIBLIOGRÁFICA

A literatura apresenta diversas técnicas que possibilitam a realização de diagnósticos por imagem e podem ser classificadas basicamente em quatro tipos (Sun *et al.*, 2014). A Tomografia de Capacitância Elétrica (TCE) que foi desenvolvida

pela primeira vez em 1991 (Yang *et al.*, 1995) e usada para a determinação da distribuição da permissividade dielétrica no interior de um objeto a partir de medições de capacitância externa. A Tomografia de Resistência Elétrica (TRE), na qual é investigado um conjunto de dados, ou seja, um conjunto de medidas da resistência entre pares de eletrodos. A Tomografia Eletromagnética (TEM), onde essa é uma modalidade de imagem com potencial clinicamente viável, porém cara e especializada onde a geração de imagens é realizada através da medição da distorção de campos eletromagnéticos gerados por indutores (Semenov *et al.*, 2015). E por fim os sistemas de Tomografia por Impedância Elétrica (TIE) que são portáteis e fáceis de transportar de um lugar para outro e diferentemente de alguns outros métodos que utilizam, por exemplo, raios-x para gerar a imagem tomográfica, este não emite radiação e apresenta uma grande simplicidade, facilidade de manipulação, coleta de dados e robustez. (Zhang and Wang, 2008). Portanto a TIE é uma modalidade de imagem também não invasiva que ao invés de raio X utiliza injeção de corrente através de eletrodos no contorno do objeto para realizar medidas de potencial elétrico através de sensores. Assim a técnica de TIE usa medições de tensão com base nos padrões de corrente de injeção para reconstruir imagens de impedância de seções transversais do corpo do paciente. Desta forma, essa técnica consiste em converter uma propriedade física do objeto, sua distribuição de condutividade elétrica, em um valor de escala de sinais, para que esses padrões possam ser renderizada como uma imagem. Vários métodos de renderização têm sido usados para reconstrução de imagens de TIE, tais como, recozimento simulado (Martins and Tsuzuki, 2015; Martins *et al.*, 2014), Gauss Newton (Camargo, 2013), filtro de Kalman (Moura, 2013), D-Bar (Alsaker and Mueller, 2018). Uma boa revisão sobre os diferentes métodos está disponível (Martins *et al.*, 2019). A grande maioria dos métodos disponíveis, excluindo o método D-Bar, resolve o problema inverso definido pelo TIE, avaliando iterativamente o problema direto. A abordagem de Rede Neural, semelhante à D-Bar, determina diretamente a reconstrução da imagem sem qualquer avaliação do problema direto (Bianchessi *et al.*, 2020) que é a técnica considerada neste trabalho. Em consideração aos hardwares desenvolvidos para TIE, apresentamos os seguintes equipamentos e suas principais características: ACT-4, Swisstom e KHU Mark2.

2.1 Arquitetura - Rensselaer Polytechnic Institute (ACT-4)

Desenvolvido para detecção do câncer de mama o ACT-4 (Adaptive Current Tomography) foi apresentado por Saulnier *et al.* (2007) e Xuetao *et al.* (2006). Sua arquitetura é constituída por diversos módulos de hardware com FPGA (Xilinx XC2V2000 Virtex II) e uma interface humana maquina (IHM) baseada em Microsoft Visual C/C++ para o seu controle. Podemos ressaltar sua faixa de trabalho em diversas frequências 3,33 kHz a 1 MHz e o suporte de até 72 eletrodos, sendo através destes possível a injeção de corrente e tensões bem como fazer medições de corrente e tensão por eles. Em seu módulo de suporte de eletrodo (ESM) possui um DA de 14 bit (Digital do Analog Converter - AD7671), para geração de uma onda senoidal para excitação do eletrodo, possuindo também hardwares como fonte de corrente Howland, circuitos de compensação tais como Conversor de Impedância Generalizada (GIC), potenciômetros digitais e multiplexador para a alimentação dos eletrodos, seus eletrodos são alimentados com cabos coaxial. A medição dos sinais é lida por um AD de 16 bits (Analog to Digital Converter - AD7671), suas amostras são capturadas a uma taxa de 1MHz durante o ciclo de senoide.

2.2 Arquitetura - Swisstom

Proposto por Gaggero (2011) para imagens médicas do tórax (imagem de ventilação), uma arquitetura a qual se otimiza os padrões de estímulo injetando corrente por dois eletrodos distantes, medindo em dupla outros eletrodos e análise dos limites de detecção para os sistemas de Tomografia por Impedâncias Elétricas TIE, com o uso de 32 eletrodos ativos. Em seu designer temos uma interface humana maquina (IHM), Módulo de Controle Central com uma FPGA, AD 12 bits (AD8221) e DA de 14 bits (DAC904) ambos a uma taxa de amostragem de 100 MS/s, fonte de corrente Howland chamado de Sensor Belt Connector (SBC), que se comunicando aos eletrodos ativos fixos em uma cinta ligados ao paciente.

2.3 Arquitetura - Kyung Hee University - KHU Mark2

Descrito por (Oh *et al.*, 2011) a arquitetura chamada de KHU Mark2, sendo apresentado por melhorias em relação à uma versão antecessora chamada de KHU Mark1 (Oh *et al.*, 2007). Sendo ele multi-frequência, pode injetar corrente e medir tensões (amplitude e fase) nas faixas de frequências entre 10 Hz á 500 kHz podendo executar simultaneamente até seis frequências diferentes. Sua arquitetura possui: interface humana maquina (IHM), módulo principal, fonte isolada de alimentação e módulo de calibração. Seu módulo principal, temos um DSP (TMW320F812), módulo de comunicação USB isolado (C8051F320) utilizada para transferência de dados, módulos de interface com os eletrodos, FPGA (EP3C10F256C8N) e com uma base de conexão analógica. O módulo de interface com eletrodo é chamado de IMM (Impedance Measurement Module), nele temos circuito de injeção de corrente e medição de tensão controlados por um FPGA. Para a injeção de corrente através de uma fonte Howland, os sinais digitais são gerados pela FPGA e convertidos em sinal analógico por quatro DA, dois 16 bits a 500 Msps (AD9783), geram o sinal de referência em até seis frequências diferentes, sendo os demais de 10 bits para controlar o offset do sinal. Possui também potenciômetros digitais (DS1267), 4 circuitos de compensação (GIC) conectados através de chaves digitais (MAX4545).

3. ARQUITETURA PROPOSTA

A técnica de TIE usa corrente elétrica de baixa frequência para determinar diferenças na condutividade elétrica (ou impedância) entre seções através corpo (Silva *et al.*, 2017). Para isso, um sistema TIE inclui três partes principais: o(s) sensor(es), a unidade de aquisição e processamento de dados e o computador, conforme mostrado na Fig. 1.




Figura 1: Arquitetura TIE típica do sistema.

A unidade de aquisição e processamento encontram-se a fonte de corrente Howland e o microcontrolador. A fonte Howland é responsável por gerar a corrente necessária para a excitação dos eletrodos/sensores. Os dois principais componentes considerados para a especificação do microcontrolador utilizado neste trabalho foram os conversores Analógico para Digital (AD) e Digital para Analógico (DA) com resolução de 16 bits e 12 bits, respectivamente.

3.1 Projeto e Especificação de DA e AD

O DA é um dos principais periféricos para conversão do código digital (binário) para o sinal analógico (corrente, tensão, etc.). A função do DA é converter a sequência de bits digitais (de acordo com a faixa e resolução determinada pelo usuário) no sinal analógico. Portanto, usando um conjunto informações, é possível gerar uma onda senoidal que pode ser usada para injetar corrente em um eletrodo. Para gerar uma onda senoidal usando DA, é preciso seguir alguns procedimentos. Primeiro, montar um vetor para declarar os valores do sinal que contém dois campos: 1. Resolução e 2. O número de amostras. Resolução é o intervalo de valores que desejamos usar para nossa onda senoidal (por exemplo, resolução de 12 bits requer um intervalo entre 0 - 4096 pelo qual é possível manipular a amplitude do sinal (saída de tensão). O número de amostras é um parâmetro que pode afetar a frequência de onda senoidal gerada. Já o AD converte sinais analógicos em valores digitais para uso em sistemas de processamento e controle. O AD processa uma forma de onda analógica em intervalos de tempo uniformes e atribui um valor digital a cada amostra. Como mencionado anteriormente, o microcontrolador utilizado neste trabalho possui AD de 16 bits. Dessa forma o AD funciona de forma inversa que um DA. O sistema também precisa de um tempo denominado doravante por (clock) que será responsável pelo sincronismo de todos os módulos do sistema e também tem a função de definir a frequência de chaveamento dos módulos e frequência de amostragem dos sinais.

3.2 Sistema de Demodulação de Sinal

O demodulador determina a diferença de fase e amplitude entre duas ondas senoidais. A demodulação tem como entrada dois sinais, um sinal senoidal com frequência pré-determinada e um sinal senoidal medido que possui a informação de impedância e deve ser demodulado. A demodulação em sistemas TIE é um fator importante, pois desempenha um papel fundamental na precisão, velocidade de medição e complexidade estrutural do sistema. Em geral, existem três métodos principais para demodulação: demodulação analógica, demodulação digital de período inteiro e demodulação de período não inteiro (Sun *et al.*, 2019). Existem poucos parâmetros que distinguem os métodos de demodulação uns dos outros, tais como; consumo de recursos, tempo de demodulação e precisão de demodulação, que devem ser considerados para escolher o método que melhor se adéqua ao hardware do sistema.

Porém, devido a diversas particularidades, cada vez mais os dispositivos do tipo TIE estão sendo estudados, aperfeiçoados e amplamente utilizados para monitoramento dinâmico e em tempo real de processos industriais e exames médicos não invasivos (Martins and Tsuzuki, 2012; Silva *et al.*, 2017). Um dos principais problemas apresentados por um sistema de TIE é a dificuldade na análise do sinal e a susceptibilidade a ruído pertinente dos próprios eletrodos e dos cabos utilizados para a emissão e transmissão dos sinais de corrente, sendo empregados em algumas arquiteturas circuitos de compensação para melhor resposta sinal ruído. Assim os dispositivos que utilizam a tecnologia TIE podem apresentar alguns problemas típicos dessa classe de sistemas, tais como: (i) grande quantidade de cabos necessários para emissão e recepção dos sinais elétricos; (ii) o uso de uma única fonte geradora e receptora de sinais concentrados no módulo de aquisição e processamento de dados; (iii) a multiplexação e demultiplexação de sinais necessárias para o processamento do módulo; (iv) a possibilidade de injeção de ruídos devido a distância em função dos cabos elétricos necessários entre o

módulo de processamento e os eletrodos/sensores; (v) falta de capacidade de calibração personalizada para cada conjunto eletrodo/sensor devido a multiplexação da fonte de corrente (Fonte Howland); (vi) a dificuldade de se alterar a quantidade de eletrodos/sensores quando necessário. Dentre esses principais motivos esse trabalho propõe uma arquitetura de controle modular e distribuída permitindo que cada eletrodo/sensor seja um dispositivo microprocessado capaz de ser personalizado e inserido no sistema de geração de imagens TIE entre outras. Para isso será proposta uma arquitetura distribuída de controle que permita o sincronismo entre os módulos do sistema a fim de permitir a flexibilidade e a personalização do sistema para cada caso de uso. A seguir é apresentada a arquitetura proposta na Fig. 2.




Figura 2: **Arquitetura TIE proposto.**

Dessa forma, a abordagem proposta neste trabalho considera uma forma modular e distribuída de sensoriamento, onde cada eletrodo possui uma eletrônica própria no qual será realizada a calibração dos mesmos minimizando assim a medição de sinais com ruídos em contra partida com os dispositivos atuais. Assim será possível enviar o sinal tratado de cada sensor para o sincronizador proposto através de uma rede de comunicação segura.

Os sensores são constituídos por uma eletrônica embarcada chamada de Eletrodo Ativo que contém em seu hardware uma Fonte Howland, um Demodulador e um Módulo de Comunicação individual para cada eletrodo e com isso o sistema deve alcançar a capacidade de processamento necessária para satisfazer as condições de um sistema TIE.

Para a obtenção de diversas medições faz-se necessário um sincronismo como papel de gerar o sinal de disparo da injeção de corrente por um ou mais eletrodos e suas medições. A seguir é detalhada a arquitetura proposta.

3.3 Arquitetura proposta do Sincronizador

O Sincronizador de sinais proposto como já mencionado anteriormente tem a finalidade de garantir o sincronismo para disparo de injeção de corrente, medição entre os canais dos eletrodos, as medidas obtidas dos eletrodos são enviadas ao computador para atualização/processamento de imagens. Tendo como a unidade básica descrito conforme a Fig. 3(a) a qual o presente trabalho teve o foco do desenvolvimento previamente simulando em circuitos discretos.




Figura 3: (a) **Diagrama de blocos simplificado do sincronizador.** (b) **Esquema de medição com pulso aplicado para levantamento de malha de impedâncias.**

Pode-se perceber que a configuração de inicialização só abrange um dos contadores de 1 a n+1, a qual sua contagem garante uma inicialização em qualquer região a frente da contagem normal do outro contador, com isso conseguimos flexibilizar o padrão de injeções de corrente e consequentemente o mapeamento do levantamento da malha de impedâncias em suas medidas. Já o somador lógico garante continuarmos tendo o mesmo número de saídas, sem ele acarretaria termos o dobro de saídas e não termos a relação entre os contadores.

O espaço de contagem entre o contador 1 e o contador 2 previamente configurado é chamado de pulso, ele é usado como uma estratégia de injeção de correntes entre dois eletrodos para a medição dos demais. Em seu estudo (Silva *et al.*, 2017) é apresentada uma classificação de diversos padrões de configurações de injeção/medição e qualificou quais são as melhores para a obtenção das malhas de impedância do sistema TIE. Por exemplo, se temos $n=31$, teremos os dois contadores de 1 a 32 eletrodos, com isso configuramos o segundo contador para inicia com pulso 3, resultaria em dois sinais de injeções de correntes simultâneos na saída do somador no eletrodo 1 e no eletrodo 4 conforme apresentado na Fig. 3(b).

A sequência de eventos descritos na Fig. 4 é aplicada para garantir o sincronismo de recebimentos destas informações previamente processadas antes do envio para ao computador que irá gerar/atualizar a imagem.




Figura 4: Diagrama blocos funcionamento da arquitetura.

4. SIMULAÇÕES

A seguir é apresentado os dados obtidos através do software de simulação NI Multisim 14.0, utilizando componentes de eletrônica digital discreta no qual foram configurados: o módulo principal do sincronismo de disparo das injeções de corrente para 32 canais, controlado pelos sinais de (clock e reset) e configurados pelos 4 bits (A,B,C e D), conforme apresentados na Fig. 5(a), desenvolvido o somador entre os dois módulos de contagem de forma a garantir o disparo de dois canais simultâneos para um mesmo clock descrito na Fig. 5(b).




Figura 5: (a) Contados simulado 1 a 32. (b) Somador simulado 1 canal.

Tendo os dois blocos prontos para os 32 canais foi montado o arranjo de forma a simular dois contadores de 32 canais e seus 32 somadores obtendo assim o conjunto esperado conforme Fig. 6




Figura 6: Módulo de sincronismo do sincronizador simulado.

5. CONCLUSÕES E TRABALHOS FUTUROS

Com a simulação realizada foi confirmado que a arquitetura proposta e os procedimentos adotados para a geração de sincronismo e captação de sinais no sistema TIE proposto são viáveis o que vai garantir uma menor taxa de ruído e um melhor processamento do sinal devido a parametrização individualizado do sistema modular e distribuído proposto. Com a arquitetura desenvolvida será possível flexibilizar o levantamento das malhas de impedância controlando através do pulso as injeções de correntes e medições, com isso no sistema de processamento conseguiremos garantir um melhor desempenho nas reconstituições de imagens, medidas estas recebidas através da rede de comunicação que se adequam a necessidade da arquitetura.

Para os trabalhos futuros, os próximos passos deste projeto são, garantir os tempos adequados de varredura (passagem por todos os eletrodos), pesquisar e selecionar os componentes que atendam estas especificações, desenvolver o hardware protótipo para testes reais e confrontar os estudos já existentes com aplicações práticas dos modelos matemáticos existentes para TIE.

6. AGRADECIMENTOS

M. S. G. Tsuzuki é parcialmente suportado pelo CNPq (proc. 311195/2019-9). Este trabalho foi suportado pela CAPES/PROAP - processo 817.757/38.860.

7. REFERÊNCIAS

- Alsaker, M. and Mueller, J.L., 2018. "Use of an optimized spatial prior in D-bar reconstructions of EIT tank data". *Inverse Problems & Imaging*, Vol. 12, No. 4, p. 883.
- Bianchessi, A., Akamine, R.H., Duran, G.C., Tanabi, N., Sato, A.K., Martins, T.C. and Tsuzuki, M.S.G., 2020. "Electrical impedance tomography image reconstruction based on neural networks". *IFAC-PapersOnLine*, Vol. 53, No. 2, pp. 15946–15951.
- Camargo, E.D.L.B., 2013. *Desenvolvimento de algoritmo de imagens absolutas de tomografia por impedância elétrica para uso clínico*. Ph.D. thesis, Universidade de São Paulo.
- Gaggero, P.O., 2011. *Miniaturization and distinguishability limits of electrical impedance tomography for biomedical application*. Ph.D. thesis, Université de Neuchâtel.
- Martins, T.C. and Tsuzuki, M.S.G., 2012. "Electrical impedance tomography reconstruction through simulated annealing with total least square error as objective function". In *2012 Annual International Conference of the IEEE Engineering in Medicine and Biology Society*. IEEE, pp. 1518–1521.
- Martins, T.C., Fernandes, A.V. and Tsuzuki, M.S.G., 2014. "Image reconstruction by electrical impedance tomography using multi-objective simulated annealing". In *2014 IEEE 11th International Symposium on Biomedical Imaging (ISBI)*. IEEE, pp. 185–188.
- Martins, T.C., Sato, A.K., de Moura, F.S., Camargo, E.D.L.B., Silva, O.L., Santos, T.B.R., Zhao, Z., Möeller, K., Amato, M.B.P., Mueller, J.L., Lima, R.G. and Tsuzuki, M.S.G., 2019. "A review of electrical impedance tomography in lung applications: Theory and algorithms for absolute images". *Annual Reviews in Control*, Vol. 48, pp. 442–471.
- Martins, T.C. and Tsuzuki, M.S.G., 2015. "EIT image regularization by a new multi-objective simulated annealing algorithm". In *2015 37th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC)*. IEEE, pp. 4069–4072.
- Moura, F.S., 2013. *Estimação não linear de estado através do unscented Kalman filter na tomografia por impedância elétrica*. Ph.D. thesis, Universidade de São Paulo.

- Oh, T., Wi, H., Kim, D., Yoo, P. and Woo, E.J., 2011. "A fully parallel multi-frequency EIT system with flexible electrode configuration: KHU Mark2". *Physiological measurement*, Vol. 32, pp. 835–49.
- Oh, T.I., Woo, E.J. and Holder, D., 2007. "Multi-frequency EIT system with radially symmetric architecture: KHU Mark1". *Physiological Measurement*, Vol. 28, No. 7, pp. S183–S196.
- Santos, A.L., 2016. *Arquitetura de aquisição de sinais para tomografia por impedância elétrica*. Ph.D. thesis, Universidade de São Paulo.
- Saulnier, G.J., Liu, N., Tamma, C., Xia, H., Kao, T.J., Newell, J. and Isaacson, D., 2007. "An electrical impedance spectroscopy system for breast cancer detection". In *2007 29th Annual International Conference of the IEEE Engineering in Medicine and Biology Society*. IEEE, pp. 4154–4157.
- Semenov, S., Planas, R., Hopfer, M., Hamidipour, A., Vasilenko, A., Stoegmann, E. and Auff, E., 2015. "Electromagnetic tomography for brain imaging: Initial assessment for stroke detection". In *2015 IEEE Biomedical circuits and systems conference (BioCAS)*. IEEE, pp. 1–4.
- Silva, O.L., Lima, R.G., Martins, T.C., Moura, F.S., Tavares, R.S. and Tsuzuki, M.S.G., 2017. "Influence of current injection pattern and electric potential measurement strategies in electrical impedance tomography". *Control Engineering Practice*, Vol. 58, pp. 276–286.
- Sun, S., Xu, L., Cao, Z. and Jing, W., 2014. "A digital demodulator based on the recursive gauss-newton method for electrical tomography". In *2014 IEEE International Conference on Imaging Systems and Techniques (IST) Proceedings*. IEEE, pp. 59–63.
- Sun, S., Xu, L., Cao, Z., Yang, W. *et al.*, 2019. "Signal demodulation methods for electrical tomography: A review". *IEEE Sensors Journal*, Vol. 19, No. 20, pp. 9026–9035.
- Xuetao, S., Fusheng, Y., Feng, F., Ruigang, L. and Xiuzhen, D., 2006. "High precision multifrequency electrical impedance tomography system and preliminary imaging results on saline tank". In *2005 IEEE Engineering in Medicine and Biology 27th Annual Conference*. IEEE, pp. 1492–1495.
- Yang, W., Beck, M. and Byars, M., 1995. "Electrical capacitance tomography—from design to applications". *Measurement and Control*, Vol. 28, No. 9, pp. 261–266.
- Zhang, X. and Wang, H., 2008. "Digital phase-sensitive demodulation in electrical capacitance tomography system". In *2008 7th World Congress on Intelligent Control and Automation*. IEEE, pp. 6730–6733.

8. RESPONSABILIDADE AUTORAIS

Os autores são os únicos responsáveis pelo conteúdo deste trabalho.

SYNCHRONIZER FOR ELECTRICAL IMPEDANCE TOMOGRAPHY

Rafael Benetti Santos, rbenetti@usp.br¹

André C. M. Cavalcheiro, andrecavalcheiro001@gmail.com¹

Rogério Yugo Takimoto, takimotoyugo@gmail.com¹

Hossein Nasiri, h.nasiri.ir@gmail.com¹

Marcos de Sales Guerra Tsuzuki, mtsuzuki@usp.br¹

¹Escola Politécnica da Universidade de São Paulo, Av. Professor Mello Moraes, 2231, São Paulo, SP, 05508-030 Brasil

Abstract: *Electrical Impedance Tomography (EIT) is a non-invasive, non-radioactive technique that uses two voltage measurements for multiple current injectors as parameters in cross-sectional impedance image reconstruction. The physical architecture has a series of electrodes equally spaced from each other in a domain, all connected to a main module. Each electrode consists of a Howland current source, digital-to-analog (DA) and analog-to-digital (AD) converters, and the demodulator. This article is about hardware to synchronize multiple electrodes. In addition, there will be a communication channel with a computer that will use these data in its reconstruction algorithm to generate the images. The synchronizer must guarantee a synchronism between the current injections and the voltage measurements between the channels such that at least 50 images per second can be obtained. In conventional hardware architecture, it is very common to find the use of multiplexers with the use of many cables between the hardware and the electrodes. The present article aims to use the methodology employed in the active electrode to increase the reliability of measurements obtained in the acquisition of system signals, incorporating injection, measurement, AD and DA conversion and demodulation with a preprocessing, as close to the domain electrodes as possible. guarantee a synchronism between the channels with an architecture proposal for the synchronizer. Simulation results were possible through assemblies with discrete digital electronics and counters. Using the NI Multisim 14.0 simulator, the proposal was successful in generating functional current injection trigger signals, with the injector channel step equally spaced between them configurable for an architecture of up to 64 channels. For future work, the implementation of physical assembly and speed tests remains that guarantee the expected sampling rate for image reconstitution, as well as hardware optimization.*

Keywords: Signal Processing, Electrical Impedance Tomography, TIE, Synchronizer